לוח התצוגה המיוצר על ידי צג LCD נוזלי LCD נעשה שימוש נרחב בציוד צבאי. עיצוב זה מאמצת את FPGA Spartan-3E כחומרה. 2 & TImes, 16 תווים LCD משלבת בקר גרפיקה Sitronix ST7066U כדי לממש את התו או אופי סיני של תצוגת LCD. תצוגת מסך מלא, תצוגה ניידת במסך מלא ותצוגה בתווים בודדים על המסך. כל הפונקציות מיושמות בשפה VHDL כדי לעמוד בדרישות התצוגה LCD ולהשיג מגוון רחב של אפקטים לתצוגה.
בשל גודלו הקטן, משקל קל, צריכת חשמל נמוכה, LCD תצוגת גביש נוזלי יש מגוון רחב של יישומים. לדוגמה, כמו לוחות תצוגה עבור מטוסים, טנקים, ספינות, את השטח הכבוש על ידי התצוגה CRT המקורי יכול להיות מופחת, את משקל המכשיר יכול להיות מופחת, ואת הניידות ניתן לשפר.
עיצוב זה משתמש בדמות LCD עם בקר גרפי מוטבע של Si.tronix ST7066U על לוח הפיתוח Spartan-3E, אשר מיישם: (1) תצוגת תו בודדת בכל מיקום ותצוגה במסך מלא ותצוגה מלאה של תווים; (2) תצוגת תווים מותאמים אישית (תווים) ותצוגת מסך מלא של תווים בודדים. בין השאר, בקר הגרפיקה [1] אחראי על קבלת פקודות בקרה ונתונים ושליחתו לתצוגת ה- LCD.
סיטרוניקס ST7066U בקר גרפיקה
הבקר כולל שלושה מרחבי אחסון פנימיים, DD RAM, CGROM ו- CG RAM, שאותם יש לאתחל לפני שליחת נתונים.
(1) זיכרון RAM DD (נתוני RAM)
קוד האופי מאוחסן. מבחינה פיזית, ה- DD RAM כולל סך של 80 תווים, לכל שורה יש 40 תווים, אך רק 16 ניתן להציג את 24 הנותרים אינם מוצגים. לפני הקריאה או הכתיבה, יש לאתחל את מונה הכתובת. ניתן להשאיר את כתובת הכתובות קבועה או מתווספת אוטומטית או מופחתת באופן אוטומטי לאחר קריאה או כתיבה.
(2) CG ROM (מחולל תווים ROM)
מפת סיביות של גופן המכילה כל תו שנקבע מראש.
(3) CG RAM (RAM גנרטור אופי)
מכיל 8 סיביות bitmaps אופי מותאם אישית. כל תו תו מותאם אישית מורכב של 5 נקודות 8 סיביות bitmaps. השימוש הספציפי זהה ל- DD RAM.
1.1 ממשק אותות עם FPGA
אותות ממשק LCD ו- FPGA [2] הם: (1) הפעלת אות LCD_E; (2) לרשום אות בחר LCD_RS; (3) קריאה / כתיבה אות בקרה LCD_RW; (4) ארבעה קווי נתונים LCD ו StrataFlash קו נתונים SF_D שימוש חוזר 11: 8.
1.2 ניתוח תזמון
ערך הנתונים של SF_D 11: 8, LCD_RS, LCD_RW חייב להיות יציב ויציב לפחות 40 ns לפני LCD_E הולך גבוה, LCD_E נשאר גבוה לפחות 230 ns. ביישומים רבים, LCD_RW תמיד נמוך, מכיוון שהנתונים אינם נקראים בדרך כלל מהתצוגה.
כפי שמוצג בתרשים 1, הנתונים מועברים בפורמט 8 סיביות והוא מחולק ל 4 סיביות נמוכות ול 4 סיביות נמוכות. הראשון גבוה 4 סיביות ולאחר מכן את 4 סיביות נמוך יש מרווח של לפחות 1us. לפעולת כתיבה של 8 סיביות יש מרווח מינימלי של 40 לנו לפני התקשורת הבאה, ואת העיכוב צריך להגדיל ל 1.64 ms אחרי הפקודה ברורה.
FPGA מבוסס LCD LCD עיצוב
איור 1 דמות ממשק LCD תזמון תרשים
2 עיצוב נתונים לתצוגה
2.1 תרשים זרימה
כפי שמוצג בתרשים 2, תצוגת נתוני LCD כוללת אתחול הפעלה, תצוגת תצורה, כתיבת נתונים לתצוגה, והכתובת הראשונית צריכה להיות מוגדרת לפני כתיבת נתונים.
FPGA מבוסס LCD LCD עיצוב
איור 2 איור 2. תרשים זרימת התצוגה LCD
הלוח קריסטל הפיתוח הוא 50 מגהרץ.
